KAIST, 11배 성능 높인 PIM 반도체 개발

국제 공동 연구진이 기존 시스템 대비 최대 11배 성능을 향상한 프로세싱-인-메모리(Processing-in-Memory, 이하 PIM) 반도체를 개발했다. PIM 반도체가 통신을 할 때 PIM 반도체 외부로 연결되는 CPU를 통과하면서 발생하는 병목현상을 해결했다.

최근 인공지능, 빅데이터, 생명과학 등 연구에 사용되는 메모리 대역폭이 차지하는 비중이 높아

KAIST(카이스트)는 김동준 전기및전자공학부 교수 연구팀이 미국 노스이스턴대, 보스턴대와 스페인 무르시아대 저명 연구진과 ‘PIM 반도체 간 집합 통신에 특화된 인터커넥션 네트워크 아키텍처’를 통한 공동연구로 PIM 반도체의 통신 성능을 비약적으로 향상하는 기법을 개발했다고 19일 밝혔다.

김동준 교수 연구팀은 기존 PIM 반도체가 갖는 메모리 내부 연산 장치 간 통신 구조의 한계를 밝혔다. 기존에 메모리 내부에 존재하는 데이터 이동을 위한 버스 구조를 최대한 활용하면서 각 연산장치를 직접적으로 상호 연결하는 ‘인터커넥션 네트워크’ 구조를 적용해 PIM 반도체 통신 성능을 극대화하는 기법을 제안했다.

인터커넥션 네트워크는 다중 연산 장치를 포함하는 대규모 시스템 설계에 쓰이는 연산 장치 간 연결 구조를 말한다. 인터커넥션 네트워크는 다중 연산 장치를 포함하는 시스템 설계의 필수 요소 중 하나로 시스템 규모가 커질수록 더욱 중요해지는 특징이 있다.

이를 통해 연구팀은 PIM 반도체를 위한 연산 과정에서 통신 처리를 위한 CPU의 개입을 최소화해 PIM 반도체 시스템의 전체적인 성능과 활용성을 높인 PIM 반도체에 특화된 인터커넥션 네트워크 구조를 개발했다.

메모리 공정은 복잡한 로직 추가가 어렵다는 문제가 있다. 연구팀이 개발한 네트워크 구조는 PIM에서 비용 효율적인 인터커넥트를 구현했다.

개발된 구조는 병렬 컴퓨팅과 기계학습 분야에서 널리 활용되는 집합 통신(Collective communication) 패턴에 특화됐다. 각 연산장치의 통신량과 데이터 이동 경로를 미리 파악할 수 있다는 집합 통신의 결정성 특징을 활용해 기존 네트워크에서 비용을 발생시키는 주요 구성 요소들을 최소화했다.

PIM 특화 인터커넥션 네트워크를 적용한 PIM 반도체는 기존 시스템 대비 어플리케이션 성능을 최대 11배 향상했다. PIM 반도체의 내부 메모리 대역폭 활용률을 극대화하고 PIM 메모리 시스템의 규모가 커지며서 통신 성능 확장성이 함께 증가했다.

김동준 KAIST 교수는 “데이터 이동을 줄이는 것은 PIM을 포함한 모든 시스템 반도체에서 핵심적인 요소”라며 “PIM은 컴퓨팅 시스템의 성능과 효율성을 향상할 수 있지만 PIM 연산장치 간 데이터 이동으로 인해 성능 확장성이 제약될 수 있어 응용 분야가 제한적이고, PIM 인터커넥트가 이에 대한 해법이 될 수 있다”고 말했다.

손효준 KAIST 전기및전자공학부 박사과정이 제1 저자로 참여한 이번 연구는 미국 네바다주 라스베이거스에서 열리는 컴퓨터 구조 분야 국제 학술대회인 ‘2025 미국전기전자공학회 IEEE 공성능 컴퓨터 아키텍처 국제 심포지엄’에서 오는 3월에 발표될 예정이다.

이번 연구는 한국연구재단, 삼성전자, 정보통신기획평가원 차세대지능형반도체기술개발사업의 지원을 받아 수행됐다.