테크

UNIST, 반도체 집적도 향상 ‘소자 기술’ 개발

기사입력 2022.09.05 12:30
나노 수준 소자 대면적화 성공…초미세 칩 구현 기대
  • 2차원 금속 전극과 반도체가 0.7나노미터 간격으로 접합된 고성능 반도체 소자 모식도. /UNIST
    ▲ 2차원 금속 전극과 반도체가 0.7나노미터 간격으로 접합된 고성능 반도체 소자 모식도. /UNIST

    반도체 소자의 크기를 줄여 반도체 칩 성능을 높일 수 있는 기술이 국내 연구진에 의해 개발됐다.

    울산과학기술원(UNIST)은 권순용·이종훈 신소재공학과 교수팀이 반도체 물질과 미세 금속 전극이 수평으로 접합된 ‘고성능 초박막 반도체’ 소자를 원하는 형태로 합성하는 데 성공했다고 5일 밝혔다. 두 물질 간의 거리는 0.7나노미터(nm, 10억 분의 1m)로 칩에 더 많은 소자를 집적할 수 있어 전체 칩 성능을 높일 것으로 전망된다.

    반도체 칩은 집적도를 높이는 방향으로 개발돼왔다. 하나의 칩에 많은 소자를 탑재해 전체 칩 성능을 높이는 방식이다. 이를 위해 반도체 소자는 계속 작아지는 방향으로 연구가 됐다. 하지만 반도체 소자는 크기가 작아지면 전자가 원치 않는 위치로 흐르는 ‘터널링 효과’가 발생했다. 소자가 제대로 작동하려면 전자가 적시에 원하는 위치와 방향으로 움직여야 하지만 크기가 작아지면서 다른 방향으로 움직이는 문제가 생겼다. 

    이 문제를 풀기 위한 소재 연구가 진행되고 있지만 아직 실마리는 풀리지 않았다. 티타늄과 같은 금속을 전극으로 사용하면 성능 저하가 발생했다. 일반 금속의 경우 크기가 크고 전자 전송 길이가 수십~수백 나노미터 이상으로 길어져 소자 전체 크기가 커지는 문제가 발생했다. 

    권순용·이종훈 교수팀은 이 문제를 ‘2차원 금속 전극’으로 풀었다. 2차원 반도체 물질인 ‘황화 몰리브데늄 화합물’이 2차원 금속인 ‘텔루륨화 백금 화합물’의 가장자리 표면에서 화학적으로 합성되도록 했다. 두 물질이 금속 전극 옆면 가장자리에서 합성되면서 접합면은 원자 3개 크기로 얇고 소자 합성 과정에서 결함 발생도 적었다. 이를 통해 금속과 반도체 경계면의 에너지 장벽인 ‘쇼트키 배리어’가 이론치에 가깝게 낮아졌고 그만큼 전자 이동이 쉬어졌다.

    제1저자인 송승욱 UNIST 신소재공학과 박사는 “일반적인 2차원 금속은 고온에 불안정해 다양한 소자를 만들기 어렵지만 2차원 텔루륨화 백금 화합물은 섭씨 825도의 고온에도 안정적이라 2차원 반도체가 합성되는 고온에서도 공정이 가능했다”며 “결함 없는 ‘2차원 반도체-금속 접합 소자’를 화학적 기상 증착법으로 구현한 기술”이라고 설명했다.

    권순용 교수는 “수평형 금속-반도체 접합을 원하는 형태와 크기로 배열할 수 있어 반도체 크기에 따라 정교하고 체계적으로 소자 측정이 가능하다”며 “원자층 트랜지스터 내 반도체-금속 간 접합의 접촉 비저항과 전자 전송 길이가 지금껏 구현된 2차원 소자 중에 가장 작아 초미세 집적회로에서 우수한 성능을 갖는 차세대 반도체를 구현하는 데 도움이 될 것”이라고 기대했다.

    이번 성과는 국제학술지 ‘네이처 커뮤니케이션스’ 8월 22일자에 출판됐다. 연구는 과기정통부‧한국연구재단의 나노·소재기술개발사업 및 중견연구자지원사업과 IBS 다차원탄소재료연구단, UNIST 미래선도형 특성화사업에서 지원했다.

최신뉴스